目标不止2025！英特尔公布“赶超三星台积电”战略：3D堆叠晶体管-亚洲ca88官方网站

  据报道，日前，美国电脑芯片巨头英特尔旗下的“组件研究集团”对外公布了多项新技术，据称可以在未来十年帮助不断缩小尺寸、提升性能，其中的一些技术准备将不同芯片进行堆叠处理。

  在美国旧金山举办的一次国际半导体会议上，该团队通过多篇论文公布了上述新技术。

  过去几年，在制造更小、更快速的芯片方面(所谓“X纳米芯片”)，英特尔输给了中国台湾的台积电和韩国三星电子两大对手;如今，英特尔正在千方百计重新赢得芯片制造领域的领导者地位。

  此前，帕特·基辛格(Pat Gelsinger)担任英特尔信任首席执行官之后，推出一系列在2025年重新赢得优势地位的商业发展规划。而这一次该公司技术团队推出了一系列“技术性武器”，帮助英特尔在2025年后从始至终保持技术优势。

  据报道，传统的芯片制造都是在二维方向上，在特定面积内整合更多晶体管。英特尔技术团队提出了一个新的技术突破方向，那就是在三维方向上堆叠“小芯片”(或“芯片瓦”)，从而在单位体积内整合更强大的晶体管和计算能力。该公司展示的技术显示，可以在相互叠加的小芯片上实现十倍于传统数量的通信连接管道，这也代表着未来小芯片一个叠加在另外一个“身上”的空间很广阔。

  半导体上最重要、最基本的组件是晶体管，它们相当于一个开关，代表数字逻辑体系的“1”或“0”状态。英特尔在这次大会上公布的一项可能是最重要的研究成果，正好展示了一种相互堆叠晶体管的新技术。

  英特尔技术团队表示，通过晶体管堆叠技术，可以使得在单位尺寸内整合的晶体管数量增长三成到五成。单位面积的晶体管数量越多，半导体的性能也就越强大，这正是全球半导体行业在过去50多年时间里持续不断的发展的最重要原因和规律。

  在接受新闻界采访时，英特尔“组件研究集团”总监兼高级工程师保罗·费舍尔(Paul Fischer)表示，通过把半导体零组件一个堆叠在另外一个身上，英特尔技术团队可节省芯片空间，“我们正减少芯片内部连接通道的长度，从而节省能耗，这样不仅提高芯片成本效益，更能增强芯片性能。”

  文章标题:目标不止2025！英特尔公布“赶超三星台积电”战略：3D堆叠晶体管

  【加入收藏夹】【推荐给好友】1、凡本网注明“来源：讯石光通讯网”及标有原创的全部作品，版权均属于讯石光通讯网。未经允许禁止转载、摘编及镜像，违者必究。对于经过授权可以转载我方内容的单位，也一定要保持转载文章、图像、音视频的完整性，并完整标注作者信息和本站来源。

  2、免责声明，凡本网注明“来源：XXX（非讯石光通讯网）”的作品，均为转载自其它媒体，转载目的是传递更加多信息，并不代表本网赞同其观点和对其真实性负责。因有几率存在第三方转载无法确定原网地址，若作品内容、版权争议和其它问题，请联系本网，将第一时间删除。

  ·光库科技答投资者问：未来几年将推出薄膜铌酸锂高速调制器和模块系列产品

  ·2022 年全球半导体市场将达 6014 亿美元，创历史最高记录 2021/12/1 22:41:42 来源：爱集微 作者：JZ 责编：问舟评论：17 近日，世界半导体贸易统计组织对外宣布了对 202

  ·明夷科技：专注高端模拟芯片和射频微波芯片开发设计的fabless厂商